Synthesijer

labs.beatcraft.com

Synthesijer †

Synthesijer は JavaRock の後継プロジェクトで、
Java のコードから VHDL、Verilog HDL コードを生成する高位合成言語です。

Synthesijer を使用し FPGA 上で動作させるまでの手順などについて記載します。

DE0-Nano †

Terasic 社製 FPGA ボード DE0-Nano 上で Synthesijer の各サンプルを動作させるまでのセットアップ手順、
Quick Start　とサンプルの動作確認手順について記載します。

セットアップ手順 †

Synthesijer のセットアップ手順について記載します。
Windows PC 上に Virtual Machine を作成し作業を行います。
詳細についてはDE0-Nano/Synthesijerをご覧ください。

Quick Start †

DE0-Nano/Synthesijerで作成した環境上で synthesijer_samples の
quickstart を DE0-Nano 上で動作させるまでの手順について記載します。

詳細についてはDE0-Nano/Synthesijer_QuickStartをご覧ください。

Samples †

DE0-Nano/Synthesijerで作成した環境上で synthesijer_samples を
DE0-Nano 上で動作させるまでの手順について記載します。

• LED
  synthesijer_samples の led については
  DE0-Nano/Synthesijer_Samples_LED をご覧ください。
  

• Serial_Echo(ToUpper)
  synthesijer_samples の serial_echo (ToUpper) については
  DE0-Nano/Synthesijer_Samples_Serial1をご覧ください。
  

• Serial_Echo(EchoTest)
  synthesijer_samples の serial_echo (EchoTest) については
  DE0-Nano/Synthesijer_Samples_Serial2をご覧ください。
  

更新履歴 †

2014/09/03 初稿公開