Synthesijer QuickStart †本稿ではDE0-Nano/Synthesijerで作成した環境上で synthesijer_samples の synthesijer_samples/quickstart †quickstart は LED が点滅するサンプルです。 $ cd ~/synthesijer_samples/sample/quickstart/ $ java -cp $SYNTHESIJER synthesijer.Main Test.java Top.java Output VHDL: Top.vhd Output VHDL: Test.vhd Output Verilog HDL: Top.v Output Verilog HDL: Test.v DE0-Nano System Builder でプロジェクトファイルを作成します。 作成したプロジェクトを Ubuntu に移動します。 $ vi Top.vhd library IEEE; use IEEE.std_logic_1164.all; use IEEE.numeric_std.all; entity Top is port ( clk : in std_logic; reset : in std_logic; flag_return : out std_logic ); end Top; ...<略> $ vi Top.qsf ...<略> #============================================================ # CLOCK #============================================================ set_location_assignment PIN_R8 -to clk set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to clk #set_location_assignment PIN_R8 -to CLOCK_50 #set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to CLOCK_50 #============================================================ # LED #============================================================ set_location_assignment PIN_A15 -to flag_return set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to flag_return #set_location_assignment PIN_A15 -to LED[0] #set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to LED[0] ...<略> #============================================================ # End of pin assignments by Terasic System Builder #============================================================ set_location_assignment PIN_A11 -to reset set_instance_assignment -name IO_STANDARD 2.5V -to reset set_global_assignment -name VHDL_FILE Test.vhd set_global_assignment -name VHDL_FILE Top.vhd set_global_assignment -name STRATIX_DEVICE_IO_STANDARD "2.5 V" Quartus を起動し、File -> Open Project から Top.qpf を選択します。 $ quartus Processing -> Start Complication を押下します。 Assignments -> Pin Planner を押下し、上記変更箇所が反映されていることを確認します。 Tools -> Programmer を押下します。 以上で quickstart の動作確認は完了です。 更新履歴 †2014/09/03 構成変更のため本ページに移動 syariten
|