![[BC::Labs]](image/bc_logo.png "[BC::Labs]"){kind=logo}
DE0-Nano/JavaRock † JavaRock samples 内にある LED サンプルから VHDL を生成し、 ホストマシン上の構成 † 本稿のホストマシン上の構成について記載します。 OS:
アプリケーション:
VMware Player 上に Ubuntu のイメージを作成します。 DE0-Nano System Builder は Terasic社から提供されている DE0-Nano の qpf(プロジェクトファイル)、
Quartus は ALTERA 社から提供されている FPGA 、CPLD などのデザイン開発ツールです。 Ubuntu の設定とファイル編集 † ゲストOSの Ubuntu の設定について記載します。 開発ツールのインストール † Ubuntu 上に Quartus をインストールするための開発用ツールと $ sudo apt-get install build-essential $ sudo apt-get install openjdk-7-jdk udevルールの追加 † DE0-NanoとUbuntuをUSB接続しプログラミング(イメージの転送)するためのデバイス USB-Blaster を $ sudo vi /etc/udev/rules.d/51-usbblaster.rules
SUBSYSTEM=="usb", ENV{DEVTYPE}=="usb_device", ATTRS{idVendor}=="09fb",
ATTRS{idProduct}=="6001", MODE="0666", SYMLINK+="usbblaster/%k"
$ sudo udevadm control --reload-rules 作業用ファイル・ディレクトリ構成 † 本稿の Ubuntu 上で作業・使用する主なファイル・ディレクトリ構成は以下のとおりです。 ${HOME}
|-- altera/ <- Quartusインストールディレクトリ
|
`-- JavaRock
|- javarock_20130708.jar <- JavaRock 実行ファイル
`- samples/ <- JavaRock samples_20130707.tar.gz展開ディレクトリ
|
<snip>
|
|-- de0-nano/ <- DE0-Nano作業用追加ディレクトリ
| |- model/ <- DE0-Nano プロジェクトファイル配置用ディレクトリ
| | |- test.qpf
| | `- test.qsf
| |
| |- test.java
| `- test.sh
<snip>
|
`-- led/
|- counter.java
`- led.java
環境変数設定 † Quartus の起動と JAVAROCK のビルドを実行しやすくするため、 $ vi ~/.bashrc
<snip>
# sources /etc/bash.bashrc).
if [ -f /etc/bash_completion ] && ! shopt -oq posix; then
. /etc/bash_completion
fi
+ export PATH=$PATH:/home/beat/altera/12.0sp1/quartus/bin
+ export JAVAROCK=/home/beat/JavaRock/javarock_20130708.jar
追加ディレクトリ内のファイルについて † 本稿で追加してるファイルの概要は以下のとおりです。
test.sh、test.javaの編集について † test.java、test.shはそれぞれ以下のように編集しています。
$ diff -upN samples_orig/test/test.sh samples/de0-nano/test.sh --- samples_orig/test/test.sh 2013-07-08 07:25:19.000000000 +0900 +++ samples/de0-nano/test.sh 2014-05-20 18:30:01.516000467 +0900 @@ -1,5 +1,3 @@ -java -cp $JAVAROCK:../led:../sc1602:../echo:. openjdk.com.sun.tools.javac.Main \ +java -cp $JAVAROCK:../led:. openjdk.com.sun.tools.javac.Main \ ../led/counter.java ../led/led.java \ - ../sc1602/SC1602Wrapper.java ../sc1602/SC1602Writer.java ../sc1602/sc1602_test.java \ - ../echo/echo.java ./rs232c.java \ test.java
$ diff -upN samples_orig/test/test.java samples/de0-nano/test.java
--- samples_orig/test/test.java 2013-07-08 07:25:19.000000000 +0900
+++ samples/de0-nano/test.java 2014-05-20 17:38:47.528038697 +0900
@@ -3,8 +3,8 @@ import net.wasamon.javarock.rt.*;
@javarockhdl
public class test{
led obj0 = new led();
- echo obj1 = new echo();
- sc1602_test obj2 = new sc1602_test();
+ //echo obj1 = new echo();
+ //sc1602_test obj2 = new sc1602_test();
//VGAJavaTest vga = new VGAJavaTest();
@combination
@@ -15,8 +15,8 @@ public class test{
@auto
public void main(){
obj0.start();
- obj1.start();
- obj2.start();
+ //obj1.start();
+ //obj2.start();
//vga.start();
}
}
test.shの実行 †上記の設定と修正完了後、test.shを実行しtest.vhd、led.vhd、counter.vhd が $ ./test.sh Compile: counter Compile: led Compile: test pass: connection pass: bypass pass: optimization pass: linkage pass: generate $ ls counter.vhd led.vhd model test.class test.java test.sh test.vhd test.qpf、test.qsfについて † test.qpf、test.qsfの詳細については添付ファイルを参照してください。
entity test is -- net.wasamon.javarock.model.vhdl.VHDLModule@33117621
port (
notify_method_busy : OUT std_logic;
output_port_led : OUT std_logic;
notify_method_request : IN std_logic;
reset : IN std_logic;
clk : IN std_logic
); -- net.wasamon.javarock.model.vhdl.VHDLModule@33117621
#============================================================ # CLOCK #============================================================ -set_location_assignment PIN_R8 -to CLOCK_50 -set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to CLOCK_50 +set_location_assignment PIN_R8 -to clk +set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to clk #============================================================ # LED #============================================================ -set_location_assignment PIN_A15 -to LED[0] -set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to LED[0] +set_location_assignment PIN_A15 -to output_port_led +set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to output_port_led #============================================================ # End of pin assignments by Terasic System Builder #============================================================ +set_location_assignment PIN_A11 -to reset +set_instance_assignment -name IO_STANDARD 2.5V -to reset +set_global_assignment -name VHDL_FILE ../led.vhd +set_global_assignment -name VHDL_FILE ../counter.vhd +set_global_assignment -name VHDL_FILE ../test.vhd +set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -section_id Top +set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -section_id Top +set_global_assignment -name PARTITION_COLOR 16764057 -section_id Top + +set_global_assignment -name STRATIX_DEVICE_IO_STANDARD "2.5 V" + + + +set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -section_id Top DE0-Nano への書き込み †DE0-Nano への作成したファイルの書き込み手順は以下のとおりです。 1. Quartus の起動 $ quartus  2. Projcet ファイルの読み込み  3. Projcet のコンパイル 4: Pin 設定の確認  4. Programmer の起動  5. DE0-Nano へのイメージ転送と動作確認   参考文献 †三好 健文(2013) 『インターフェース ZERO No.4 Hello World から始める FPGA 入門』 CQ出版社 更新履歴 †2014/05/27 参考文献の追加、本文の加筆訂正 syariten
|
test.qsf 1483件
[詳細]
test.qpf 1456件
[詳細]
javarock.jpg 1866件
[詳細]
quartus07.png 1632件
[詳細]
quartus06.png 1650件
[詳細]
quartus04.png 1832件
[詳細]
quartus02.png 1641件
[詳細]
quartus01.png 1748件
[詳細]
