DE0-Nano/Synthesijer_QuickStart
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
]
開始行:
[[Synthesijer]] ~
[[DE0-Nano/Synthesijer]] ~
#contents
* QuickStart [#e16cde72]
本稿では[[DE0-Nano/Synthesijer]]で作成した環境上で synthe...
quickstart を DE0-Nano 上で動作させるまでの手順について記...
** synthesijer_samples/quickstart [#g339da14]
quickstart は LED が点滅するサンプルです。 ~
[[Synthesijer の Web ページ>http://synthesijer.sourceforg...
$ cd ~/synthesijer_samples/sample/quickstart/
$ java -cp $SYNTHESIJER synthesijer.Main Test.java Top.j...
Output VHDL: Top.vhd
Output VHDL: Test.vhd
Output Verilog HDL: Top.v
Output Verilog HDL: Test.v
DE0-Nano System Builder でプロジェクトファイルを作成しま...
Synthesijer の quickstart に合わせてプロジェクト名は Top ...
~
#ref(SystemBuilder.png,,60%); ~
作成したプロジェクトを Ubuntu に移動します。 ~
その際プロジェクトファイル内にある Top.v はリネームしてお...
~
Ubuntu 上で Top.qsf をビルドした quickstart のTop.vhd に...
また上記ビルドした Top.vhd、Test.vhd をコピー同じディレク...
~
$ vi Top.vhd
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
entity Top is
port (
clk : in std_logic;
reset : in std_logic;
flag_return : out std_logic
);
end Top;
...<略>
$ vi Top.qsf
...<略>
#=======================================================...
# CLOCK
#=======================================================...
set_location_assignment PIN_R8 -to clk
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" ...
#set_location_assignment PIN_R8 -to CLOCK_50
#set_instance_assignment -name IO_STANDARD "3.3-V LVTTL"...
#=======================================================...
# LED
#=======================================================...
set_location_assignment PIN_A15 -to flag_return
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" ...
#set_location_assignment PIN_A15 -to LED[0]
#set_instance_assignment -name IO_STANDARD "3.3-V LVTTL"...
...<略>
#=======================================================...
# End of pin assignments by Terasic System Builder
#=======================================================...
set_location_assignment PIN_A11 -to reset
set_instance_assignment -name IO_STANDARD 2.5V -to reset
set_global_assignment -name VHDL_FILE Test.vhd
set_global_assignment -name VHDL_FILE Top.vhd
set_global_assignment -name STRATIX_DEVICE_IO_STANDARD "...
Quartus を起動し、File -> Open Project から Top.qpf を選...
$ quartus
Processing -> Start Complication を押下します。 ~
ここで作成した Project 内の各ファイルのコンパイル(分析・...
注： Warning は大量に表示されますが、特に問題ありません。 ~
~
Assignments -> Pin Planner を押下し、上記変更箇所が反映さ...
~
Tools -> Programmer を押下します。~
Programmer は作成されたイメージを DE0-Nano にプログラミン...
またどのデバイスで書き込むかも選択します。本稿では上記で...
~
もし No Hardware と表示されている場合、Hardware Settings...
下図のように Currently selected hardware 内の USB-Blaster...
~
注：USB-Blaster の選択が表示されていない場合は再度追加し...
udev ルールファイルを確認してください。 ~
~
完了後Programeer 内 Startを押下します。~
これで作成されたイメージを DE0-Nano に転送します。 ~
~
Progress が 100%(Successful)になることを確認し、~
その際 DE0-Nano の LED0が点滅を開始することを確認します。...
#ref(quartus003.png,,60%); ~
~
#ref(quickstart.JPG,,20%); ~
以上で quickstart の動作確認は完了です。~
* 更新履歴 [#n206d740]
2014/09/03 構成変更のため本ページに移動 ~
2014/08/27 初稿掲載 ~
RIGHT:syariten
終了行:
[[Synthesijer]] ~
[[DE0-Nano/Synthesijer]] ~
#contents
* QuickStart [#e16cde72]
本稿では[[DE0-Nano/Synthesijer]]で作成した環境上で synthe...
quickstart を DE0-Nano 上で動作させるまでの手順について記...
** synthesijer_samples/quickstart [#g339da14]
quickstart は LED が点滅するサンプルです。 ~
[[Synthesijer の Web ページ>http://synthesijer.sourceforg...
$ cd ~/synthesijer_samples/sample/quickstart/
$ java -cp $SYNTHESIJER synthesijer.Main Test.java Top.j...
Output VHDL: Top.vhd
Output VHDL: Test.vhd
Output Verilog HDL: Top.v
Output Verilog HDL: Test.v
DE0-Nano System Builder でプロジェクトファイルを作成しま...
Synthesijer の quickstart に合わせてプロジェクト名は Top ...
~
#ref(SystemBuilder.png,,60%); ~
作成したプロジェクトを Ubuntu に移動します。 ~
その際プロジェクトファイル内にある Top.v はリネームしてお...
~
Ubuntu 上で Top.qsf をビルドした quickstart のTop.vhd に...
また上記ビルドした Top.vhd、Test.vhd をコピー同じディレク...
~
$ vi Top.vhd
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
entity Top is
port (
clk : in std_logic;
reset : in std_logic;
flag_return : out std_logic
);
end Top;
...<略>
$ vi Top.qsf
...<略>
#=======================================================...
# CLOCK
#=======================================================...
set_location_assignment PIN_R8 -to clk
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" ...
#set_location_assignment PIN_R8 -to CLOCK_50
#set_instance_assignment -name IO_STANDARD "3.3-V LVTTL"...
#=======================================================...
# LED
#=======================================================...
set_location_assignment PIN_A15 -to flag_return
set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" ...
#set_location_assignment PIN_A15 -to LED[0]
#set_instance_assignment -name IO_STANDARD "3.3-V LVTTL"...
...<略>
#=======================================================...
# End of pin assignments by Terasic System Builder
#=======================================================...
set_location_assignment PIN_A11 -to reset
set_instance_assignment -name IO_STANDARD 2.5V -to reset
set_global_assignment -name VHDL_FILE Test.vhd
set_global_assignment -name VHDL_FILE Top.vhd
set_global_assignment -name STRATIX_DEVICE_IO_STANDARD "...
Quartus を起動し、File -> Open Project から Top.qpf を選...
$ quartus
Processing -> Start Complication を押下します。 ~
ここで作成した Project 内の各ファイルのコンパイル(分析・...
注： Warning は大量に表示されますが、特に問題ありません。 ~
~
Assignments -> Pin Planner を押下し、上記変更箇所が反映さ...
~
Tools -> Programmer を押下します。~
Programmer は作成されたイメージを DE0-Nano にプログラミン...
またどのデバイスで書き込むかも選択します。本稿では上記で...
~
もし No Hardware と表示されている場合、Hardware Settings...
下図のように Currently selected hardware 内の USB-Blaster...
~
注：USB-Blaster の選択が表示されていない場合は再度追加し...
udev ルールファイルを確認してください。 ~
~
完了後Programeer 内 Startを押下します。~
これで作成されたイメージを DE0-Nano に転送します。 ~
~
Progress が 100%(Successful)になることを確認し、~
その際 DE0-Nano の LED0が点滅を開始することを確認します。...
#ref(quartus003.png,,60%); ~
~
#ref(quickstart.JPG,,20%); ~
以上で quickstart の動作確認は完了です。~
* 更新履歴 [#n206d740]
2014/09/03 構成変更のため本ページに移動 ~
2014/08/27 初稿掲載 ~
RIGHT:syariten
ページ名:
BC::labsへの質問は、bc9-dev ＠ googlegroups.com までお願い致します。
![[BC::Labs]](image/bc_logo.png "[BC::Labs]"){kind=logo}
