Synthesijer のバックアップ(No.1)

Synthesijer †

Synthesijer は JavaRock の後継プロジェクトで、
Java のコードから VHDL、Verilog HDL コードを生成する高位合成言語です。

Synthesijer を使用し FPGA 上で動作させるまでの手順などについて記載します。

Terasic 社製 FPGA ボード DE0-Nano 上で Synthesijer の各サンプルを動作させるまでのセットアップ手順、
Quick Start　とサンプルの動作確認手順について記載します。

Synthesijer のセットアップ手順について記載します。
Windows PC 上に Virtual Machine を作成し作業を行います。
詳細についてはDE0-Nano/Synthesijerをご覧ください。

DE0-Nano/Synthesijerで作成した環境上で synthesijer_samples の quickstart を DE0-Nano 上で動作させるまでの手順について記載します。詳細についてはDE0-Nano/Synthesijer_QuickStartをご覧ください。

DE0-Nano/Synthesijerで作成した環境上で synthesijer_samples を
DE0-Nano 上で動作させるまでの手順について記載します。

Serial_Echo(ToUpper)
synthesijer_samples の serial_echo (ToUpper) については
DE0-Nano/Synthesijer_Samples_Serial1をご覧ください。

Serial_Echo(EchoTest)
synthesijer_samples の serial_echo (EchoTest) については
DE0-Nano/Synthesijer_Samples_Serial2をご覧ください。

2014/09/03 初稿公開

syariten